其時在pcb設計過程中，經常會遇到挑選板材的。目前，有哪些比較棘手的問題需要解決呢？只有解決了這方面的問題，很多疑難才能夠得到解決。下文中，東莞市博遠電子有限公司就著手針對這方面的有關問題來概括一下，但愿會給大家提供一些幫助。

　　在pcb設計的過程中，一定要十分清楚的知曉如何避免高頻干擾？其時，最好的方法莫過于盡量降低高頻信號電磁場的干擾，也就是所謂的串擾。可用拉大高速信號和模擬信號之間的距離。或者是加在模擬信號的旁邊等等，不過除此之外還應當特別關注一下數字信號對模擬信號千萬的噪聲干擾等等。

　　當然，pcb設計如果是高速設計時，情況就又是不一樣的，這里需要關注的問題則是如何解決信號完整性的問題。其時，信號完整性基本上是阻抗匹配的問題。而影響阻抗匹配的因素有信號源的架構和輸出阻抗，走線的特性阻抗，負載端的特性，走線的拓樸架構等。解決的方式是靠端接與調整走線的拓樸。

　　除了高速的，還有差分的布線方式，這種方式是如何實現的？這樣的類似性的問題也是比較受人關注的。東莞市博遠電子有限公司指出來差分對的布線有兩點要注意，一是兩條線的長度要盡量一樣長，另一是兩線的間距（此間距由差分阻抗決定）要一直保持不變，也就是要保持平行。平行的方式有兩種，一為兩條線走在同一走線層，一為兩條線走在上下相鄰兩層。一般以前者實現的方式較多。

　　當然還有一些理論性的沖突方面的問題要把關起來，至少要學會處理這方面的實際性的沖突才可以。基本上在pcb設計過程中，將模擬信號和數字信號分割隔離開來才是正確的，不過也需要特別注意一下盡可能的不要跨過有分割的地方，不要讓電源和信號的回流電流路徑變太大才可以。晶振是模擬的正反饋振蕩電路，要有穩定的振蕩信號，必須滿足loopgain與phase的規范，而這模擬信號的振蕩規范很容易受到干擾，即使加groundguardtraces可能也無法完全隔離干擾。而且離的太遠，地平面上的噪聲也會影響正反饋振蕩電路。所以，一定要將晶振和芯片的距離進可能靠近。

　　不過，東莞市博遠電子有限公司的負責人指出來，在pcb設計途中需要合理的評估一下測試點，判斷它是否會對高速信號有影響也是極為重要的一個方面。會不會影響信號質量就要看加測試點的方式和信號到底多快而定。基本上外加的測試點（不用在線既有的穿孔當測試點）可能加在在線或是從在線拉一小段線出來。前者相當于是加上一個很小的電容在在線，后者則是多了一段分支。這兩個情況都會對高速信號多多少少會有點影響，影響的程度就跟信號的頻率速度和信號緣變化率有關。